SEMICONDUCTOR DEVICE

Publication number: JP9152979

Publication date:

1997-06-10

Inventor:

MIMURA TADAAKI; YOSHIDA TAKAYUKI; FUJIMOTO

HIROAKI; YAMANE ICHIRO; KASUGA YOSHIAKI;

YAMASHITA TAKIO; MATSUKI TOSHIO

Applicant:

MATSUSHITA ELECTRIC IND CO LTD

Classification:
- international:

H01L21/60; G06F11/22; H01L25/065; H01L25/07;

H01L25/18; H01L21/02; G06F11/22; H01L25/065; H01L25/07; H01L25/18; (IPC1-7): G06F11/22; H01L21/60; H01L25/065; H01L25/07; H01L25/18

- European:

H01L25/065M; H01L25/18

Application number: JP19960116138 19960510

Priority number(s): JP19960116138 19960510; JP19950251152 19950928

Also published as:


EP0766311 (A2)
US5805865 (A1)

EP0766311 (A3)

Report a data error here

Abstract of JP9152979

PROBLEM TO BE SOLVED: To attain high speed operation and high functions without increasing manhour for development. SOLUTION: A CPU core, peripheral circuits, a built-in ROM, and a built-in RAM are formed on a microcomputer chip 101. An emulation control circuit for controlling the whole emulation is formed on an emulation function chip 102. First electrode pads 103 formed on the function face of the chip 101 and second electrode pads 104 formed on the function face of the chip 102 are electrically connected through connection bumps 105, and in the connected state of both the pads 103, 104, the chips 101, 102 are moduled by the use of insulating resin 106.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-152979

(43)公開日 平成9年(1997)6月10日


識別記号	宁内整理番号	FΙ	•		5	技術表示箇所	
3 4 0		G06F	11/22	340	Α		
311		HO1L 2	21/60	311	S		
	•				В		
			,		_		
		審査請求	未讃求	請求項の数14	OL	(全 17 頁)	
特願平8 -116138 (71)出願人 000005821							
			松下電器	居産業株式会社			
(22)出願日 平成8年(1996)5月10日			大阪府				
		(72)発明者					
特願平7-251152					1006 28-1 8	松下重器	
平7 (1995) 9 月28日				14 1			
日本 (JP)						•	
		(- / /)					
					TOOO HI AL	14 1 4599	
		(72) 公田夫					
		(12/36914)					
					1000番地	松下电荷	
•		(7A) (5×09) I			M 0.4%		
•		(74)10至人	开理工	即田 弘 (. –		
					段	終頁に続く	
	3 4 0 3 1 1 特顧平8-116138 平成8年(1996) 5 月16 特顧平7-251152 平7(1995) 9 月28日	3 4 0 3 1 1 特顧平8-116138 平成8年(1996) 5 月10日 特顧平7-251152 平7(1995) 9 月28日	340 311 審查請求 特顧平8-116138 (71)出願人 平成8年(1996) 5月10日 (72)発明者 特顧平7-251152 平7(1995) 9月28日 日本(JP) (72)発明者	3 4 0 G 0 6 F 11/22 H 0 1 L 21/60 25/08 審查請求 未請求	340 G06F 11/22 340 311 25/08 審査請求 未請求 請求項の数14 特願平8-116138 (71)出願人 000005821 松下電器産業株式会社 大阪府門真市大字門真 (72)発明者 三村 忠昭 大阪府門真市大字門真 産業株式会社内 (72)発明者 吉田 隆幸 大阪府門真市大字門真 産業株式会社内 (72)発明者 藤本 博昭 大阪府門真市大字門真 産業株式会社内 (72)発明者 藤本 博昭 大阪府門真市大字門真 産業株式会社内	340 311 H01L 21/60 311S 25/08 B 審查請求 未蘭求 請求項の数14 OL 特願平8-116138 (71)出願人 000005821 松下電器産業株式会社 大阪府門真市大字門真1006番地 三村 忠昭 特願平7-251152 平7(1995)9月28日 日本(JP) (72)発明者 吉田 隆幸 大阪府門真市大字門真1006番地 産業株式会社内 (72)発明者 藤本 博昭 大阪府門真市大字門真1006番地 産業株式会社内 (72)発明者 藤本 博昭 大阪府門真市大字門真1006番地 産業株式会社内 (72)発明者 藤本 博昭 大阪府門真市大字門真1006番地	

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 開発工数の増大を招くことなく、高速で動作する共に高機能を有するエミュレータを提供する。

【解決手段】 マイコンチップ101には、CPUコア、周辺回路、内蔵ROM及び内蔵RAMが形成されている。エミュレーション機能チップ102にはエミュレーション全体の制御を行なうエミュレーション制御回路が形成されている。マイコンチップ101の機能面に形成された第1の電極パッド103とエミュレーション機能チップ102の機能面に形成された第2の電極パッド104とは接続用バンプ105を介して電気的に接続されており、両者が接続された状態で、マイコンチップ101とエミュレーション機能チップ102とは絶縁樹脂106によってモジュール化されている。



【特許請求の範囲】

【請求項1】 CPUコア、周辺回路及び内蔵RAMを有する一方、エミュレーション機能素子を有しないマイコンチップよりなる第1の半導体チップと、該第1の半導体チップよりも面積が大きく且つエミュレーション機能素子を有する第2の半導体チップとを備え、

前記第1の半導体チップの電極バッドと前記第2の半導体チップの電極バッドとはバンプを介して電気的に接続されていることを特徴とする半導体装置。

【請求項2】 CPUコア、周辺回路及び内蔵RAMを 10 有する一方、消去型又は書換え型の不揮発性メモリを有 しないマイコンチップよりなる第1の半導体チップと、 該第1の半導体チップよりも面積が大きく且つ消去型又 は書換え型の不揮発性メモリを有する第2の半導体チッ プとを備え、

前記第1の半導体チップの電極バッドと前記第2の半導体チップの電極バッドとはバンプを介して電気的に接続されていることを特徴とする半導体装置。

【請求項3】 第1の機能素子が形成された第1の半導体チップと、第2の機能素子が形成された第2の半導体 20 チップとを備え、

前記第1の半導体チップと前記第2の半導体チップと は、前記第1の機能素子が形成された機能面と前記第2 の機能素子が形成された機能面とが互いに対向するよう に設けられ、

前記第1の半導体チップの第1の電極バッドと前記第2の半導体チップの第2の電極バッドとはバンプを介して電気的に接続されており、

前記第1の電極バッドは、前記第1の機能素子を構成する配線層のうちの最上層の配線層と同一の層における前記第1の機能素子が形成されている領域の上に形成されていることを特徴とする半導体装置。

【請求項4】 前記第1の電極バッドは、前記第1の機能素子を構成する機能ブロックの周辺部領域の上に形成され且つ前記機能ブロックに対して前記第1の半導体チップの外部と信号の入出力を行なうことを特徴とする請求項3に記載の半導体装置。

【請求項5】 前記第1の電極バッドは、前記第1の機能素子を構成する機能ブロックの内部領域の上に形成され且つ前記機能ブロックに対して前記第1の半導体チップの外部と信号の入出力を行なうことを特徴とする請求項3に記載の半導体装置。

【請求項6】 前記第1の半導体チップはマイコンチップであり、前記機能ブロックはCPUコアであることを特徴とする請求項4又は5に記載の半導体装置。

【請求項7】 前記第1の電極パッドは、前記第1の機能素子を構成する信号入出力回路素子の上に形成されていることを特徴とする請求項3に記載の半導体装置。

【請求項8】 前記第1の半導体チップは、CPUコ の開発を行なるア、周辺回路及び内蔵RAMを有する一方、エミュレー 50 が用いられる。

ション機能素子を有しないマイコンチップであり、

前記第2の半導体チップはエミュレーション機能素子を有することを特徴とする請求項3に記載の半導体装置。

【請求項9】 前記第1の半導体チップは、CPUコア、周辺回路及び内蔵RAMを有する一方、消去型又は 書換え型の不揮発性メモリを有しないマイコンチップであり、

前記第2の半導体チップは消去型又は書換え型の不揮発性メモリを有することを特徴とする請求項3に記載の半導体装置。

【請求項10】 機能素子が形成された半導体チップと、該半導体チップがフェイスダウンにより実装された 回路基板とを備え、

前記半導体チップの第1の電極バッドと前記回路基板の 第2の電極バッドとはバンプを介して電気的に接続され ており、

前記第1の電極バッドは、前記機能素子を構成する配線 層のうちの最上層の配線層と同一の層における前記機能 素子が形成されている領域の上に形成されていることを 特徴とする半導体装置。

【請求項11】 前記第1の電極バッドは、前記機能素子を構成する機能ブロックの周辺部領域の上に形成され且つ前記機能ブロックに対して前記半導体チップの外部と信号の入出力を行なうことを特徴とする請求項10に記載の半導体装置。

【請求項12】 前記第1の電極バッドは、前記の機能素子を構成する機能ブロックの内部領域の上に形成され且つ前記機能ブロックに対して前記半導体チップの外部と信号の入出力を行なうことを特徴とする請求項10に記載の半導体装置。

【請求項13】 前記半導体チップはマイコンチップであり、前記機能ブロックはCPUコアであることを特徴とする請求項11又は12に記載の半導体装置。

【請求項14】 前記第1の電極バッドは、前記機能素子を構成する信号入出力回路素子の上に形成されていることを特徴とする請求項10に記載の半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置に関し、特にプログラム開発ツールである、エミュレーション(インサーキットエミュレーション:ICE)機能を有するマイコン又はOTP(ワンタイムプログラマブル)マイコンよりなる半導体装置、及び半導体チップがフェイスダウンにより他の半導体チップ又は回路基板に搭載されてなる半導体装置に関するものである。

[0002]

【従来の技術】従来より、マイコン (組み込み制御用マイコン)を開発する際には、制御用のユーザプログラムの開発を行なうために、エミュレータやOTPマイコンが用いられる。

2

【0003】マイコンの開発は、ユーザの要求仕様に応 じて、半導体メーカ側でマイコン内の周辺回路としてユ ーザ回路を組み込むハード開発と、ユーザ側におけるブ ログラム開発(ソフト開発)との2本立てで行なわれ る。

【0004】ユーザ側におけるソフト開発には、デバッ ガ、アセンブラ/リンカ、ソフトウェアシュミレータ等 と合わせ、エミュレータ(インサーキットエミュレー タ)が必要である。これらは、マイコン開発ツールとし て、半導体メーカからユーザへ供給される。このうち、 特に組み込み機器用マイコンの場合、実システム機器内 での割り込み処理などの確認を実時間で行なう必要があ り、エミュレータは不可欠となっている。

【0005】 このエミュレータにより、ユーザはマイコ ンを動作させながらプログラムのバグ取りなどのデバッ グを行なってユーザプログラムを完成させる。その後、 完成したユーザプログラムを半導体メーカ側でマスクR OMに書き込み、最終量産マイコンが完成する。

【0006】前述したように、エミュレータは、ユーザ プログラムが組み込まれた最終置産仕様のマイコンチッ 20 ブが完成する前に、ユーザプログラムのデバッグやマイ コンと搭載機器との動作確認などを行なうために用いら れる。

【0007】以下、図19を参照しながら、第1の従来 例に係る半導体装置としてのエミュレータについて説明 する。

【0008】エミュレータは、通常、CPUコア(マイ コン本体) 10、ユーザロジック(周辺回路) 11、内 蔵RAM12及びエミュレーション動作を制御するため (評価用チップ、evaluation chip)1 5と、エミュレーション動作を制御するための第2の制 御回路13B、エミュレーションメモリ17及びトレー スメモリ18が組み込まれたエミュレーション機能チッ プ20とから構成される。また、マイコンチップ15 は、PODと呼ばれるモジュール基板21に実装された 状態で、ユーザのシステムボード上のソケットに直接に 接続される。エミュレーション機能チップ20とモジュ ール基板21とはケーブル22(数10cmの長さを有 するフラットケーブル)を介して接続されており、エミ ュレータの動作時には、エミュレーション機能チップ2 0とマイコンチップ15との間でケーブル22を介して データ転送が頻繁に行われる。マイコンの動作速度が高 速になると、ケーブル22が或る程度の長さを持ってい るために、データ転送の際にエラーが発生するという間 題がある。

【0009】そとで、日経エレクトロニクス1994. 12.5、No.623、p99-p109において示 される、エミュレーション機能を内蔵したマイコンチッ プが提案されている。以下、図20を参照しながら、第 50 パッド53は半導体チップ51の中央部に分散されて形

2の従来例に係るエミュレーション機能を内蔵したマイ コンチップ30について説明する。

【0010】第2の従来例に係るマイコンチップ30 は、CPUコア31、ユーザロジック(周辺回路)32 及び内蔵RAM33のほかに、エミュレーション制御回 路34、トレース用メモリ35、デバッグモニタ用メモ リ36及びエミュレーション用メモリ37などのエミュ レーション機能を内蔵している。とのマイコンチップ3 0は、エミュレーション機能を内蔵することにより、エ ミュレーション機能チップと実際のマイコンチップ (実 チップ)との間の電気的動作特性の差を低減すること、 及び割り込み処理等のデバッグのリアルタイム性を向上 することを図っている。この第2の従来例においては、 第1の従来例におけるエミュレーション機能チップ20 とマイコンチップ15とを接続するケーブル22が不要 であるため、データを転送する際のエラーを防止すると とができる。

【0011】次に、図21を参照しながら、第3の従来 例に係るOTP内蔵マイコン40について説明する。第 3の従来例に係るOTP内蔵マイコン40は、CPUコ ア41及び周辺回路42のほかに、OTPメモリ43 (例えば、紫外線消去型のEPROMや電気的に書き換 え可能なEEPROM)を内蔵しており、マイコンの品 種毎に開発される。

【0012】以下、図22~図24を参照しながら、第 4の従来例に係る、半導体チップがフリップチップ実装 された半導体装置について説明する。

【0013】半導体チップをPGAやQFPなどのバッ ケージに封止することなく、裸の半導体チップを他の半 の第1の制御回路13Aが組み込まれたマイコンチップ 30 導体チップ又は回路基板にフェースダウン方式により搭 載する、フリップチップ実装は電子機器の小型化及び軽 量化に非常に効果的である。フリップチップ実装に使用 する半導体チップの電極バッドとしては、半導体チップ の周縁部に配置されるペリフェラル型と半導体チップの 中央部に配置されるエリア型とが知られている。半導体 チップの電極バッドの配置としては、エリア型が半導体・ チップの面積をほぼ全部使用して配置できるため、多ピ ン化には有利である。

> 【0014】図22は、第4の従来例に係る半導体装置 40 の断面構造を示しており、該半導体装置は、半導体チッ プ51が回路基板52にフリップチップ実装されてな る。また、図23は第4の従来例に係る半導体装置の半 導体チップ51の平面構造を示している。

【0015】図22に示すように、半導体チップ51に 形成されたエリア電極バッド53と回路基板52に形成 された電極パッド54とは接続用バンプ55を介して電 気的に接続されており、両者が接続された状態で、半導 体チップ51は回路基板52に絶縁樹脂56によって固 定されている。また、図23に示すように、エリア電極

40

成されている。

【0016】図24は、第4の従来例に係る半導体装置 の半導体チップ51の断面構造を示しており、半導体基 板に形成されたトランジスタの拡散領域60の上には第 1層の配線61が形成されている。第1層の配線61と 第2層の配線62とは第1のコンタクト63により接続 され、第2層の配線62と第3層の配線64とは第2の コンタクト65により接続され、第3層の配線64と最 上層のパッド引き出し配線66とは第3のコンタクト6 7により接続されている。

【0017】また、最上層においてパッド引き出し配線 66と接続されたエリア電極バッド53の上には接続用 バンプ55が形成されている。エリア電極バッド53の ピッチは200~250μm程度であって、エリア電極 パッド53の占有する面積が大きいため、最上層にエリ ア電極パッド53と接続される引き出し用配線66を形 成している。すなわち、最上層は第1のエリア電極パッ ド53と接続される引き出し配線66の専用層となって いる。このようにすることにより、半導体チップ51の ほぼ全面に亘ってエリア電極パッド53を形成すること ができる。

【0018】接続用バンプ55はPb/Snなどのハン ダよりなり、回路基板52はセラミック又はガラスエボ キシなどよりなる。半導体チップ51は回路基板52に 次のようにしてフリップチップ実装される。すなわち、 半導体チップ51の接続用バンプ55と回路基板52の 電極パッド54との位置合わせをした後、半導体チップ 51を回路基板52上に搭載する。この際、半導体チッ プ51を加熱して回路基板52に対して加圧することに より、接続用バンプ55と回路基板52の電極バッド5 4とを接触させる。その後、半導体チップ51が搭載さ れた回路基板52を加熱することにより、接続用バンプ 55を溶融させて接続用バンプ55と電極バッド54と を電気的に接続する。

[0019]

【発明が解決しようとしている課題】しかしながら、第 1の従来例に係るエミュレータによると、前述のよう に、マイコンチップ15とエミュレーション機能チップ 20とが異なる回路基板上に搭載された状態で、或る程 度の長さを持つケーブル22により接続されているた め、マイコンチップ15とエミュレーション機能チップ 20との間のデータ転送の際、信号遅延や波形の歪みが 生じるので、エミュレータとしての動作周波数に限界が ある。このため、100MHz以上の高速なマイコンで は、第1の従来例に係るエミュレータによるデバッグは 困難になるという問題がある。

【0020】また、第2の従来例によると、マイコンチ ップ30がエミュレーション機能を内蔵しているため、 第1の従来例が持つ問題は解消し、リアルタイム性及び によると、マイコンの品種毎にエミュレーション機能を 内蔵したマイコンチップ30を開発する必要があるの で、マイコンの品種が多くなると、開発工数の増加を招 くという問題がある。

【0021】また、第3の従来例においても、OTP内 蔵マイコン40がOTPメモリ43を内蔵しているた め、マイコンの品種毎に開発を行なう必要がある。ま た、CPUコア41及び周辺回路42はマイコンプロセ ス(CMOSプロセス)により形成される一方、OTP 10 メモリ43はOTPプロセスにより形成されるため、マ イコンの世代進展に合わせて、マイコンプロセスの開発 と共にOTPプロセスの開発も必要になるので、開発工 数の増加と共に開発期間の長期化を招くという問題があ る。

【0022】また、第4の従来例によると、半導体チッ プ51内の機能素子の形成に必要な第1~第3の配線6 1,62,64のほかに、エリア電極パッド53を形成 するための専用層が必要になる。 すなわち、第1~第3 の配線61,62,64を形成するための3層の配線層 にパッド専用層を加えた4層の配線層が必要になる。と のため、エリア型の電極バッドを有する半導体装置にお いては、エリア電極バッド形成のための専用層のプロセ スコストが必要になると共に、配線層の増加に伴う歩留 まりの低下が避けられないので、最終チップコストが高 くなるという問題がある。さらに、機能素子内の入出力 ポイントからエリア電極パッド53までパッド引き出し 配線66を引き回すため、配線部分の負荷が高速動作を 妨げる原因になるという問題もある。

【0023】前記に鑑み、本発明は、開発工数の増大を 招くことなく、高速で動作すると共に髙機能を有するエ ミュレータ又はOTP内蔵マイコンよりなる半導体装置 を提供することを第1の目的とし、エリア型の電極バッ ドを有する半導体装置におけるチップコストの低減及び 配線部分の負荷を低減することを第2の目的とする。 [0024]

【課題を解決するための手段】前記第1の目的を達成す るため、請求項1の発明が講じた解決手段は、半導体装 置を、CPUコア、周辺回路及び内蔵RAMを有する一 方、エミュレーション機能素子を有しないマイコンチッ プよりなる第1の半導体チップと、該第1の半導体チッ プよりも面積が大きく且つエミュレーション機能素子を 有する第2の半導体チップとを備え、前記第1の半導体 チップの電極バッドと前記第2の半導体チップの電極バ ッドとはバンプを介して電気的に接続されている構成と するものである。

【0025】請求項1の構成により、CPUコア、周辺 回路及び内蔵R AMを有するマイコンチップよりなる第 1の半導体チップの電極バッドと、エミュレーション機 能素子を有する第2の半導体チップの電極バッドとはバ 電気的特性の点で満足できる。ところが、第2の従来例 50 ンプを介して接続されているため、第1の半導体チップ

40

のマイコンチップ内のCPUコアと、第2の半導体チッ フのエミュレーション機能素子との距離が短くなる。ま た、CPUコアを有するマイコンチップよりなる第1の 半導体チップと、エミュレーション機能素子を有する第 2の半導体チップとを別個に形成したので、異なる品種 のマイコンを開発する際には、CPUコアが形成された マイコンチップを交換するだけでよく、エミュレーショ ン機能素子を有する第2の半導体チップとしては同一の ものを用いることができる。

【0026】前記第1の目的を達成するため、請求項2 の発明が講じた解決手段は、半導体装置を、CPUコ ア、周辺回路及び内蔵RAMを有する一方、消去型又は 書換え型の不揮発性メモリを有しないマイコンチップよ りなる第1の半導体チップと、該第1の半導体チップよ りも面積が大きく且つ消去型又は書換え型の不揮発性メ モリを有する第2の半導体チップとを備え、前記第1の 半導体チップの電極バッドと前記第2の半導体チップの 電極パッドとはバンプを介して電気的に接続されている 構成とするものである。

【0027】請求項2の構成により、CPUコア、周辺 20 回路及び内蔵RAMを有するマイコンチップよりなる第 1の半導体チップの電極バッドと、消去型又は書換え型 の不揮発性メモリを有する第2の半導体チップの電極パ ッドとはパンプを介して接続されているため、第1の半 導体チップのマイコンチップ内のCPUコアと、第2の 半導体チップの消去型又は書換え型の不揮発性メモリと の距離が短くなる。また、CPUコアを有するマイコン チップよりなる第1の半導体チップと、不揮発性メモリ を有する第2の半導体チップとを別個に形成したので、 異なる品種のマイコンを開発する際には、CPUコアが 形成されたマイコンチップを交換するだけでよく、不揮 発性メモリを有する第2の半導体チップとしては同一の ものを用いることができる。

【0028】前記第2の目的を達成するため、請求項3 の発明が講じた解決手段は、半導体装置を、第1の機能 素子が形成された第1の半導体チップと、第2の機能素 子が形成された第2の半導体チップとを備え、前記第1 の半導体チップと前記第2の半導体チップとは、前記第 1の機能素子が形成された機能面と前記第2の機能素子 が形成された機能面とが互いに対向するように設けら れ、前記第1の半導体チップの第1の電極バッドと前記 第2の半導体チップの第2の電極バッドとはバンプを介 して電気的に接続されており、前記第1の電極パッド は、前記第1の機能素子を構成する配線層のうちの最上 層の配線層と同一の層における前記第1の機能素子が形 成されている領域の上に形成されている構成とするもの である。

【0029】請求項3の構成により、第1の半導体チッ プの第1の電極バッドは、第1の機能素子を構成する配 線層のうちの最上層の配線層と同一の層に形成されてい 50

るため、第1の電極パッドの引き回し配線の専用層が不 要になると共に、第1の電極パッドの引き回し配線の負 荷が低減する。また、第1の電極パッドが第1の機能素 子が形成されている領域の上に形成されているため、第 1の機能素子と第1の電極バッドとを接続する配線の長 さが極めて短くなる。

【0030】請求項4の発明は、請求項3の構成に、前 記第1の電極パッドは、前記第1の機能素子を構成する 機能ブロックの周辺部領域の上に形成され且つ前記機能 ブロックに対して前記第1の半導体チップの外部と信号 の入出力を行なう構成を付加するものである。

【0031】請求項5の発明は、請求項3の構成に、前 記第1の電極バッドは、前記第1の機能素子を構成する 機能ブロックの内部領域の上に形成され且つ前記機能ブ ロックに対して前記第1の半導体チップの外部と信号の 入出力を行なう構成を付加するものである。

【0032】請求項6の発明は、請求項4又は5の構成 に、前記第1の半導体チップはマイコンチップであり、 前記機能ブロックはCPUコアである構成を付加するも のである。

【0033】請求項7の発明は、請求項3の構成に、前 記第1の電極バッドは、前記第1の機能素子を構成する 信号入出力回路素子の上に形成されている構成を付加す るものである。

【0034】請求項8の発明は、請求項3の構成に、前 記第1の半導体チップは、CPUコア、周辺回路及び内 蔵RAMを有する一方、エミュレーション機能素子を有 しないマイコンチップであり、前記第2の半導体チップ はエミュレーション機能素子を有する構成を付加するも のである。

【0035】請求項9の発明は、請求項3の構成に、前 記第1の半導体チップは、CPUコア、周辺回路及び内 蔵RAMを有する一方、消去型又は書換え型の不揮発性 メモリを有しないマイコンチップであり、前記第2の半 導体チップは消去型又は書換え型の不揮発性メモリを有 する構成を付加するものである。

【0036】前記第2の目的を達成するため、請求項1 0の発明が講じた解決手段は、半導体装置を、機能素子 が形成された半導体チップと、該半導体チップがフェイ スダウンにより実装された回路基板とを備え、前記半導 体チップの第1の電極パッドと前記回路基板の第2の電 極パッドとはバンプを介して電気的に接続されており、 前記第1の電極バッドは、前記機能素子を構成する配線 層のうちの最上層の配線層と同一の層における前記機能 素子が形成されている領域の上に形成されている構成と するものである。

【0037】請求項10の構成により、半導体チップの 第1の電極パッドは、機能素子を構成する配線層のうち の最上層の配線層と同一の層に形成されているため、第 1の電極パッドの引き回し配線の専用層が不要になると 共に、第1の電極バッドの引き回し配線の負荷が低減す る。また、第1の電極バッドが機能素子が形成されてい る領域の上に形成されているため、機能素子と第1の電 極パッドとを接続する配線の長さが極めて短くなる。

【0038】請求項11の発明は、請求項10の構成 に、前記第1の電極パッドは、前記機能素子を構成する 機能ブロックの周辺部領域の上に形成され且つ前記機能 ブロックに対して前記半導体チップの外部と信号の入出 力を行なう構成を付加するものである。

【0039】請求項12の発明は、請求項10の構成 に、前記第1の電極パッドは、前記の機能素子を構成す る機能ブロックの内部領域の上に形成され且つ前記機能 ブロックに対して前記半導体チップの外部と信号の入出 力を行なう構成を付加するものである。

【0040】請求項13の発明は、請求項11又は12 の構成に、前記半導体チップはマイコンチップであり、 前記機能ブロックはCPUコアである構成を付加するも のである。

【0041】請求項14の発明は、請求項10の構成 に、前記第1の電極パッドは、前記機能素子を構成する 信号入出力回路素子の上に形成されている構成を付加す るものである。

[0.042]

【発明の実施の形態】以下、本発明の各実施形態に係る 半導体装置について図面を参照しながら説明する。

【0043】(第1の実施形態)図1は、本発明の第1 の実施形態に係る半導体装置であるエミュレータ100 の断面構造を示しており、該エミュレータ100は、第 1の半導体チップとしてのマイコンチップ101と、マ イコンチップ101よりも面積が大きい第2の半導体チ ップとしてのエミュレーション機能チップ102とがそ れぞれの機能面(半導体素子が形成された面)を互いに 対向させた状態でモジュール化されてなる。

【0044】マイコンチップ101の機能面に形成され た第1の電極パッド103とエミュレーション機能チッ ブ102の機能面に形成された第2の電極バッド104 とは接続用バンプ105を介して電気的に接続されてお り、両者が接続された状態で、マイコンチップ101と エミュレーション機能チップ102とは光硬化型の絶縁 樹脂106によって固定されている。また、エミュレー ション機能チップ102の周縁部には外部接続用電極1 07が形成されている。

【0045】尚、接続用バンプ105としては、例え ば、ハンダバンプ、又は電解メッキ若しくは無電解メッ キにより形成された金などよりなる金属バンブを用いる ことができる。

【0046】図2はエミュレータ100の機能ブロック を示しており、マイコンチップ101内には、CPUコ ア111、周辺回路112、内蔵ROM113及び内蔵 チップ102内には、エミュレーション全体の制御を行 なうエミュレーション制御回路115が形成されてい る。尚、図2において、116はマイコンチップ101 とエミュレーションチップ102とを接続する内部バ ス、117はエミュレーション用メモリ、118はトレ ース用メモリであって、これら2つのメモリはエミュレ ータの主要な機能を担うものである。

【0047】図3及び図4はエミュレータ100が回路 基板120上に実装された状態を示しており、図3は断 10 面図であり、図4は斜視図である。

【0048】図3及び図4に示すように、マイコンチッ プ101とエミュレーション機能チップ102とが一体 化されてなるエミュレータ100は、プリント基板又は セラミック基板よりなる回路基板120の上に実装され ている。この場合、エミュレーション機能チップ102 の外部接続用電極107と回路基板120上の接続用電 極121とはボンディングワイヤ122により電気的に 接続されている。また、エミュレーションメモリ117 及びトレースメモリ118も回路基板120の上に搭載 されており、これらのメモリもワイヤボンド又はTAB により回路基板120に電気的に接続されている。

【0049】図5は、エミュレータ100、エミュレー ションメモリ117及びトレースメモリ118が搭載さ れた回路基板120をユーザボード125上に搭載する 状態を示しており、ユーザボード125上にはシステム 機器側のユーザロジック126が実装されており、マイ コンを実際に動作させた状態で、マイコンを動作させる ためのユーザプログラムのデバッグを行なう。

【0050】図19に示した第1の従来例によると、C PUコア10は、マイコンチップ15内にあり、エミュ レーションメモリ17やトレースメモリ18が搭載され ているエミュレーション機能チップ20とはケーブル2 2により接続されているため、つまり、マイコンチップ 15とエミュレーション機能チップ20との距離が長い と共に、エミュレータを制御するための回路は、マイコ ンチップ15上に形成された第1の制御回路13Aとエ ミュレーション機能チップ20上に形成された第2の制 御回路13Bとに分かれているため、マイコンの動作を 実時間でエミュレーションを行なう場合、CPUコア1 0からエミュレーションメモリ17までの信号伝送時間 の遅延のため、CPUコア10が高速になると動作が保 証できない、すなわち、実時間でエミュレーションでき ない場合が発生する。一般的に、50MHz以上では、 信号遅延や途中でのノイズの影響により動作が困難にな ってくる。

【0051】ところが、第1の実施形態によると、CP Uコア111が形成されたマイコンチップ101と、エ ミュレーション用メモリ117及びトレース用メモリ1 18が形成されたエミュレーション機能チップ102と RAM114が形成されており、エミュレーション機能 50 は接続用バンプ105により接続されているため、つま

40

りマイコンチップ101とエミュレーション機能チップ 102との距離が極めて短いので、CPUコア111が 髙速になっても、実時間でエミュレーションを行なうと とができる。すなわち、マイコンチップ101内のCP Uコア111と、エミュレーション制御回路115、エ ミュレーションメモリ117及びトレースメモリ118 とが物理的に近くなるため、信号遅延やノイズの影響を 受け難いため、実時間でエミュレーションを行なうこと ができる。マイコンチップ101とエミュレーション機 能チップ102とを接続用バンプ105により直接に接 10 続したため、CPUコア111からエミュレーション機 能チップ102への信号遅延を大幅に低減することがで きるので、100MHz以上の高速動作が可能になる。 【0052】また、CPUコア111が形成されたマイ コンチップ101と、エミュレーション用メモリ117 及びトレース用メモリ118が形成されたエミュレーシ ョン機能チップ102とを別個に形成したため、異なる 品種のマイコンを開発する際には、CPUコア111が 形成されたマイコンチップ101を交換するだけでよ く、エミュレーション機能チップ102としては同一の ものを用いることができるので、効率的に動作確認を行 なうことができる。この場合、マイコンチップ101の 第1の電極パッド103とエミュレーション機能チップ 102の第2の電極パッド104との仕様(ピン配置、 バッドの物理的仕様)を標準的に規定しておけば、マイ コンチップ101の品種が変わった場合でも、エミュレ ーション機能チップ102は全く共通に使用できるの

【0053】また、第1の実施形態によると、マイコンチップ101を、ユーザプログラムを格納する内蔵ROMを除いて最終的に量産されるマイコンチップと全く同じレイアウトにできるため、量産マイコンチップとは別に、第1の従来例に示すマイコンチップ15又は第2の従来例に示すエミュレーション機能が内蔵されたマイコンチップ30を開発する必要がない。すなわち、レイアウトが最終量産仕様であるマイコンチップを用いてエミュレータを構成できるため、動作確認の結果、良と判断され、マイコンチップを量産する際に、再度CPUコア、周辺回路、内蔵RAMのレイアウト設計等をやり直す必要性がないので、マイコンチップの開発工数を大きく低減することができる。

で、エミュレータの開発工数及び開発期間を大幅に削減

することが可能になる。この点は、第1の従来例の利点

を利用したものである。

【0054】図6は、エミュレータの場合のマイコン開発のフローを、第2の従来例の開発手法と第1の実施形態の開発手法との間で比較したものである。前述の説明及び図6に示すフローから明らかなように、従来においては、マイコンの開発が評価用マイコンチップの開発と 量産マイコンチップの開発との2工程に分かれていたが、第1の実施形態によると、評価用マイコンチップの

開発工程を省略することができると共に、MASK-ROMが外付けの場合にはユーザプログラムが確定すると同時に量産マイコンチップが完成することになる。

12

【0055】(第2の実施形態)図7は、第2の実施例 に係る半導体装置であるOTPマイコン200の機能ブ ロックを示しており、OTPマイコン200は第1の半 導体チップとしてのマイコンチップ201と第2の半導 体チップとしてのOTPメモリチップ202とからな る。マイコンチップ201内には、CPUコア211、 周辺回路212、内蔵ROM213及び内蔵RAM21 4が形成され、OTPチップ202内には、OTP (紫 外線消去型ROM) 215及びOTP制御回路216が 形成されており、マイコンチップ201とOTPチップ 202とは内部接続バス217により接続されている。 【0056】図8は、OTPマイコン200の断面構造 を示しており、該OTPマイコン200は、マイコンチ ップ201とOTPチップ202とが機能面(半導体素 子が形成された面)を互いに対向させた状態でモジュー ル化されてなる。マイコンチップ201の機能面に形成 された第1の電極パッド203とOTPチップ202の 機能面に形成された第2の電極パッド204とは接続用 バンプ205を介して電気的に接続されており、マイコ ンチップ201とOTPメモリチップ202とが一体化 されてなるOTPマイコン200はダイバッド207に ダイボンドされている。また、OTPメモリチップ20 2の周縁部には外部接続用電極208が形成されてお り、外部接続用電極208とリードフレーム209とは ボンディングワイヤ210により接続され、この状態の OTPマイコン200は絶縁樹脂206によってQFP パッケージに封止されている。このようにパッケージン グすることにより、外見上は、通常の1チップOTPマ イコンと何ら変わるととなく使用できる。尚、マイコン チップ201とOTPメモリチップ202とを接続する 内部接続バス217は、物理的には接続用バンブ205 によって実現されている。

【0057】第2の実施形態に係るOTPマイコン20 0によると、第1の実施形態に係るエミュレータ100 と同様、マイコンチップ201は最初から最終量産仕様 の状態で形成できるため、開発工数を著しく低減するこ とが可能となる。

【0058】図9は、OTPマイコンのときのプロセス開発工数を、第3の従来例の開発手法と第2の実施形態に係る開発手法との間で比較したものである。前述した説明及び図9のフローから明らかなように、第3の従来例によると、OTPメモリ又はフラッシュメモリを同一のチップに搭載するために必要な派生プロセスが必要になるのに対して、第1の実施形態によると、既存のプロセスを利用できるので派生プロセスが不要である。また、第3の従来例によると、プロセス世代の交代毎に派生プロセスが必要になると共にCMOSと各メモリ部と

は一体化されるためにデザインルールを合わせる必要があるので同一世代のプロセスでなければならないが、第2の実施形態によると、プロセス世代の交代毎に派生プロセスを開発する必要がないと共に、CMOSと各メモリ部とは別体であるためデザインルールを合わせる必要がないのでCMOSと各メモリ部とは同一世代のプロセスでなくてもよい。

【0059】尚、第2の実施形態におけるOTPメモリチップ202に代えて、消去型又は書換え型の不揮発メモリ、例えばフラッシュメモリを用いることができる。【0060】(第3の実施形態)図10は、本発明の第3の実施形態に係る半導体装置300の断面構造を示しており、該半導体装置300は、例えばマイコンチップよりなる第1の半導体チップ301と第2の半導体チップ302とが機能面(半導体素子が形成された面)を互いに対向させた状態でモジュール化されてなる。また、図11は第1の半導体チップ301の平面構造を示し、図12は半導体装置300の平面構造を示している。

【0061】図10に示すように、第1の半導体チップ301の機能面に形成された第1のエリア電極バッド303と第2の半導体チップ302の機能面に形成された第2のエリア電極バッド304とは接続用バンプ305を介して電気的に接続されており、両者が接続された状態で、第1の半導体チップ301と第2の半導体チップ302とは絶縁樹脂306によって固定されている。

【0062】また、図10及び図12に示すように、第2の半導体チップ302の機能面における周縁部には外部接続用電極307が形成されており、図11に示すように、第1の半導体チップ301内にはCPUコア308が形成され、第1の半導体チップ301の機能面におけるCPUコア308の周辺部には第1のエリア電極パッド303が形成されている。

【0063】図13は、第1の半導体チップ301の断面構造を示しており、半導体基板に形成されたトランジスタの拡散領域310の上には第1層の配線311が形成されている。第1層の配線311と第2層の配線312とは第1のコンタクト313により接続されており、第2層の配線312と第3層の配線314とは第2のコンタクト315により接続されている。

【0064】第3の実施形態の特徴として、第3層の配線314と接続された第1のエリア電極バッド303の上には接続用バンブ305が形成されている。すなわち、第1のエリア電極バッド303は、機能素子を構成する配線層の最上層(通常、機能ブロック間の配線であるグローバル配線が形成される層)と同一の層に形成されている。

【0065】前記のように、第1のエリア電極バッド303と第3層の配線314とを同一の配線層に形成するためには、第1のエリア電極バッド303及び接続用バンプ305を微細に形成する必要がある。

【0066】そこで、第3の実施形態においては、バンプ接続技術として、例えば松下電器産業株式会社が開発したMBB(マイクロバンプボンディング)技術を用いることにより、30μmピッチ以下の微細接続が可能になる。

14

【0067】図14は第3の実施形態に係る半導体装置300における第1の半導体チップ301の平面構造を示しており、図14において、316は第1のエリア電極パッド303の下側に形成されている入出力セル(S10 CAD)(トランジスタの拡散領域310に相当する。)である。図14に示すように、第1のエリア電極パッド303の大きさを微細にすることにより、第3層の配線314を第1のエリア電極パッド303のサイズを20μm角、ピッチを30μmとすると、パッド間スペースは10μmとなり、1μm以下のサブミクロンの幅を持つ第3層の配線314を第1のエリア電極パッド303同士の間に形成することは十分に可能である。

20 【0068】また、第1の半導体チップ301の第1の エリア電極パッド303と第2の半導体チップ302の 第2のエリア電極パッド304とを接続用バンプ305 を介して接続する際、所定の荷重以下の低荷重接合プロ セスを採用することにより、第1のエリア電極パッド3 03の下側に形成された、第1層及び第2層の配線31 1,312、第1及び第2のコンタクト313,31 5、並びにトランジスタの拡散領域310に悪影響を与 えないようにすることができる。この場合、接続用バン プ305としては、例えばInなどの柔らかい金属を用 30 いることが好ましい。

【0069】以上説明したように、第3の実施形態によると、第1のエリア電極バッド303は最上層の配線314とコンタクトを介することなく接続される構造のため、第1のエリア電極バッド303と第3層の配線314とを同一の配線層に形成することができるので、第1のエリア電極バッド303のための引き回し配線が不要になる。このため、従来に比べて、引き回し配線のための1層分のプロセスコストが不要になると共に、配線層の追加に伴う歩留まりの低下が避けられるので、最終チップコストを抑制できる。また、機能素子内の入出力ポイントから、電極バッド層までの配線引き回しが不要になるので、引き回し配線の抵抗負荷が高速動作を妨げる事態を回避することができる。

【0070】(第4の実施形態)図15は、本発明の第4の実施形態に係る半導体装置400の断面構造を示しており、該半導体装置400は、例えばマイコンチップなどよりなる第1の半導体チップ401と第2の半導体チップ402とが機能面を互いに対向させた状態でモジュール化されてなる。

50 【0071】図15に示すように、第1の半導体チップ

30

401の機能面に形成された第1のエリア電極バッド403と第2の半導体チップ402の機能面に形成された第2のエリア電極バッド404とは接続用バンプ405を介して電気的に接続されており、両者が接続された状態で、第1の半導体チップ401と第2の半導体チップ402とは絶縁樹脂406によって固定されている。

【0072】図16は、第1の半導体チップ401の機能プロックの平面構造の一部を示しており、図16において、410は第1の半導体チップ401の機能面に形成された機能プロック例えばCPUコアである。また、411はCPUコア410内に形成された例えばデータバス部であって、第1のエリア電極パッド403はデータバス部411の内部領域に形成されている。第1のエリア電極パッド403をデータバス部411の内部領域に配置することにより、信号を必要なポイントから取り出したり、入力したりすることができるため、余分な配線遅延の影響を削減することができ、信号のより高速な動作が可能になるので、CPUコア410のより高速な動作が可能になる。

【0073】図17は、第1のエリア電極パッド403の部分を拡大して示したものであって、412は第1のエリア電極パッド403のI/Oセル、いわゆるSCAD回路を示している。このように、第1のエリア電極パッド403をSCAD回路412の上に配置することにより、第1のエリア電極パッド403の専有面積を見掛上無くすことができる。また、第1のエリア電極パッド403をセル上パッドとして設計ライブラリに登録することにより、設計効率を向上させることができる。

【0074】(第5の実施形態)図18は、本発明の第5の実施形態に係る半導体装置500の断面構造を示しており、該半導体装置500は、半導体チップ501と回路基板502とがモジュール化されてなる。第5の実施形態は、半導体チップ501をいわゆるフリップチップ実装により回路基板502に搭載したものである。

【0075】回路基板502は、一般的な樹脂基板(プリント回路基板)、セラミック多層基板又はガラス基板などよりなる。

【0076】図18に示すように、半導体チップ501の機能面に形成されたエリア電極バッド503と回路基板502に形成された電極パッド504とは接続用バンプ505を介して電気的に接続されており、両者が接続された状態で、半導体チップ501は回路基板502に絶縁樹脂506によって固定されている。

【0077】第5の実施形態においても、エリア電極パッド503を半導体チップ501の内部に配置するエリア型パッドを採用することにより、ペリフェラル型パッドに比べて多ピン化への対応が可能である。

[0078]

【発明の効果】請求項1の発明に係る半導体装置による イブラと、第1の半導体チップのマイコンチップ内のCPUコ 50 する。

アと、第2の半導体チップのエミュレーション機能素子との距離が短くなるため、信号遅延やノイズの影響が低減するので、実時間で100MHz以上の高速のエミュレーションを行なうことができる。また、異なる品種のマイコンを開発する際には、CPUコアが形成されたマイコンチップを交換するだけでよく、エミュレーション機能素子を有する第2の半導体チップとしては同一のものを用いることができるため、最初から量産仕様のマイコンチップを開発できるので、マイコンチップの開発工10程数及び開発コストが大きく低減する。

16

【0079】請求項2の発明に係る半導体装置によると、第1の半導体チップのマイコンチップ内のCPUコアと、第2の半導体チップの消去型又は書換え型の不揮発性メモリとの距離が短くなるので、信号遅延やノイズの影響が低減する。また、異なる品種のマイコンを開発する際には、CPUコアが形成されたマイコンチップを交換するだけでよく、不揮発性メモリを有する第2の半導体チップとしては同一のものを用いることができるため、最初から量産仕様のマイコンチップを開発できるので、マイコンチップの開発工程数及び開発コストが大きく低減する。さらに、不揮発性メモリをマイコンチップ上に搭載するための派生プロセスが不要になると共に、CPUコアのCMOSと不揮発性メモリとのルールを合わせる必要がないのでCMOSと不揮発性メモリとは同一世代のプロセスでなくてもよい。

【0080】請求項3の発明に係る半導体装置によると、第1の電極バッドの引き回し配線の専用層が不要になるため、プロセスコストが低減すると共に歩留まりが向上するので、半導体装置の製造コストを低減できる。また、第1の電極バッドの引き回し配線の容量及び抵抗負荷が低減するので、半導体装置の動作速度を高速化することができる。

【0081】請求項4の発明に係る半導体装置によると、第1の電極バッドは、第1の機能素子を構成する機能ブロックの周辺部領域の上に形成され且つ機能ブロックに対して第1の半導体チップの外部と信号の入出力を行なうため、機能ブロックと第1の電極バッドとの距離が極めて短くなるので、容量及び抵抗負荷が低減すると共に、機能ブロックと第1の電極バッドとを1つの設計ライブラリとして登録できるので、半導体装置の設計効率が向上する。

【0082】請求項5の発明に係る半導体装置によると、第1の電極バッドは、第1の機能素子を構成する機能ブロックの内部領域の上に形成され且つ機能ブロックに対して第1の半導体チップの外部と信号の入出力を行なうため、機能ブロックと第1の電極バッドとの距離が極めて短くなるので、容量及び抵抗負荷が低減すると共に、機能ブロックと第1の電極バッドとを1つの設計ライブラリとして登録でき、半導体装置の設計効率が向上する。

【0083】請求項6の発明に係る半導体装置による と、第1の半導体チップはマイコンチップであり、機能 ブロックはCPUコアであるため、CPUコアの動作速 度を高速化できると共にCPUコアと第1の電極バッド とを1つの設計ライブラリとして登録することができ

【0084】請求項7の発明に係る半導体装置による と、第1の電極バッドは、第1の機能素子を構成する信 号入出力回路素子の上に形成されているため、第1の電 極パッドの占有面積を見掛上無くすことができると共 に、第1の電極バッドを信号入出力回路素子上のバッド として設計ライブラリに登録をすることができる。

【0085】請求項8の発明に係る半導体装置による と、第1の半導体チップはCPUコア、周辺回路及び内 蔵RAMを有するマイコンチップであり、第2の半導体 チップはエミュレーション機能素子を有しているため、 請求項1の発明の効果と請求項3の発明の効果とを合わ せ持つことができる。

【0086】請求項9の発明に係る半導体装置による と、第1の半導体チップはCPUコア、周辺回路及び内 20 蔵RAMを有するマイコンチップであり、第2の半導体 チップは消去型又は書換え型の不揮発性メモリを有して いるため、請求項2の発明の効果と請求項3の発明の効 果とを合せ持つことができる。

【0087】請求項10の発明に係る半導体装置による と、第1の電極バッドの引き回し配線の専用層が不要に なるため、プロセスコストが低減すると共に歩留まりが 向上するので、半導体装置の製造コストを低減できる。 また、第1の電極バッドの引き回し配線の容量及び抵抗 負荷が低減するので、半導体装置の動作速度を高速化す ることができる。

【0088】請求項11の発明に係る半導体装置による と、請求項4の発明と同様、機能ブロックと第1の電極 パッドとの距離が極めて短くなるので、容量及び抵抗負 荷が低減すると共に、機能ブロックと第1の電極パッド とを1つの設計ライブラリとして登録でき、半導体装置 の設計効率が向上する。

【0089】請求項12の発明に係る半導体装置による と、請求項5の発明と同様、機能ブロックと第1の電極 パッドとの距離が極めて短くなるので、容量及び抵抗負 40 荷が低減すると共に、機能ブロックと第1の電極パッド とを1つの設計ライブラリとして登録でき、半導体装置 の設計効率が向上する。

【0090】請求項13の発明に係る半導体装置による と、請求項6の発明と同様、CPUコアの動作速度を高 速化できると共にCPUコアと第1の電極パッドとを1 つの設計ライブラリとして登録することができる。

【0091】請求項14の発明に係る半導体装置による と、請求項7の発明と同様、第1の電極パッドの占有面 積を見掛上無くすことができると共に、第1の電極パッ 50 る半導体チップの平面図である。

ドを信号入出力回路素子上のバッドとして設計ライブラ

【図面の簡単な説明】

リに登録をすることができる。

【図1】本発明の第1の実施形態に係る半導体装置とし てのエミュレータの断面図である。

【図2】前記エミュレータの機能ブロック図である。

【図3】前記エミュレータが配線基板の上に実装された 状態を示す断面図である。

【図4】前記エミュレータが配線基板の上に実装された 10 状態を示す斜視図である。

【図5】前記エミュレータが実装された配線基板をユー ザボードの上に搭載する状態を示す斜視図である。

【図6】本発明の第1の実施形態及び第2の従来例のエ ミュレータを用いる場合のマイコン開発のフローを比較 して説明する図である。

【図7】本発明の第2の実施形態に係る半導体装置とし てのOTPマイコンの機能ブロック図である。

【図8】前記OTPマイコンの断面図である。

【図9】本発明の第2の実施形態及び第2の従来例の〇 TPマイコンを用いる場合のプロセス開発工数を比較し て説明する図である。

【図10】本発明の第3の実施形態に係る半導体装置の 断面図である。

【図11】前記第3の実施形態に係る半導体装置を構成 する第1の半導体チップの平面図である。

【図12】前記第3の実施形態に係る半導体装置の平面 図である。

【図13】前記第3の実施形態に係る半導体装置を構成 する第1の半導体チップの断面図である。

30 【図14】前記第3の実施形態に係る半導体装置を構成 する第1の半導体チップの平面図である。

【図15】本発明の第4の実施形態に係る半導体装置の 断面図である。

【図16】前記第4の実施形態に係る半導体装置を構成 する第1の半導体チップの平面図である。

【図17】前記第4の実施形態に係る半導体装置を構成 する第1の半導体チップの第1のエリア電極バッドの平 面図である。

【図18】本発明の第5の実施形態に係る半導体装置の 断面図である。

【図19】第1の従来例に係る半導体装置であるエミュ レータの平面図である。

【図20】第2の従来例に係る半導体装置であるエミュ レータの平面図である。

【図21】第3の従来例に係る半導体装置であるOTP マイコンの平面図である。


【図22】第4の従来例に係る半導体装置の断面図であ

【図23】前記第4の従来例に係る半導体装置を構成す


- 【図24】前記第4の従来例に係る半導体装置を構成す		*	214	内蔵RAM
る半導体チップの断面図である。			2 1 5	OTP
【符号の	D説明】		216	OTP制御回路
100	エミュレータ		217	内部接続バス
101	マイコンチップ		300	半導体装置
102	エミュレーション機能チップ		301	第1の半導体チップ
103	第1の電極バッド		302	第2の半導体チップ
104	第2の電極パッド		303	第1のエリア電極パッド
105	接続用バンプ		304	第2のエリア電極パッド
106	絶縁樹脂	10	305	接続用バンプ
107	外部接続用電極		306	絶縁樹脂
111	CPUコア		307	外部接続用電極
112	周辺回路		308	CPUコア
113	内蔵ROM		310	トランジスタの拡散領域
114	内蔵RAM		3 1 1	第1層の配線
115	エミュレーション制御回路		312	第2層の配線
116	内部バス		3 1 3	第1のコンタクト
117	エミュレーション用メモリ		3 1 4	第3層の配線
118	トレース用メモリ		3 1 5	第2のコンタクト
120	回路基板	20	316	入出力セル
121	接続用電極		400	半導体装置
	ボンディングワイヤ		401	第1の半導体チップ
125	ユーザボード		402	第2の半導体チップ
126	ユーザロジック		403	第1のエリア電極バッド
200	OTPマイコン		404	第2のエリア電極バッド
201	マイコンチップ		405	接続用バンブ
202	OTPメモリチップ		406	絶縁樹脂
203	第1の電極バッド		4 1 0	CPUコア
204	第2の電極パッド		411	データパス部
206	絶縁樹脂	30	412	SCAD回路
207	ダイバッド		500	半導体装置
208	外部接続用電極		501	第1の半導体チップ
209	リードフレーム		502	回路基板
	ボンディングワイヤ		503	
2 1 1	CPUコア		504	
212	周辺回路		505	
213	内蔵ROM	*	506	絶縁樹脂


【図1】

19




【図13】












【図7】

【図10】






【図23】




【図8】




【図6】

マイコン開発のフロー図(エミュレータの例)

□従来の開発手法(エバチップ方式)



□本発明による開発手法(チップオンチップ方式)



メフラッシュ混載マイコン

COC技術


発明


標準フラッシュプロセス..>

(既存プロセスの利用可)


ほぼ同時期に開発が完了

【図9】







【図12】




【図15】




【図18】




【図14】




【図16】




[図22]




【図19】



【図21】



【図24】



フロントページの続き

(72)発明者 山根 一郎

大阪府門真市大字門真1006番地 松下電器

產業株式会社内

(72)発明者 春日 義昭

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山下 太紀夫

大阪府門真市大字門真1006番地 松下電器 産業株式会社内

(72)発明者 松木 敏夫

大阪府門真市大字門真1006番地 松下電器

産業株式会社内